MPEG-2 HDTV 4:2:2 コーデックLSIVASAplus
4:2:2フォーマットに対応し、放送用途で使える最高クラスの画質を低消費電力で実現する、メモリ内蔵のMPEG-2 HDTV シングルチップ エンコーダ/デコーダLSIです。
日本を始め世界中の放送市場で多数採用されているMPEG-2 HDTV シングルチップ エンコーダLSI/デコーダLSI「VASAシリーズ」と同レベルの高画質を、VASAシリーズの約6分の1の消費電力(HDTVエンコード時約1W)で実現し、新たにMXFフォーマットへ対応、価格も抑えているのが特長です。
特長
- 4:2:2 フォーマット HDTV ビデオコーデック
- Video最大ビットレート:120Mbps
- 高画質:画質向上機能搭載
(シーンチェンジ検出機能、広域探索機能、低ビットレート時画質向上処理)
- 低遅延:3フレーム遅延(NTSC 100msコーデック遅延)
- MXFフォーマット対応
- コンパクトな実装設計が可能
- 低消費電力:メモリ内蔵でHDTVエンコード時1W
- Mobile DDR メモリ内蔵(64bit Mobile DDR×2)
アプリケーション
- 館内デジタル共聴システム
- HDV編集機
- ワイヤレスTV
- テレビ電話
- ホームサーバーシステム
- ビデオキャプチャーカード
- AVパソコン
- ハードディスク内蔵レコーダ
ブロック図
パッケージ
Top View
Bottom View
Symbol Comm Dimensions
Package |
SNW LFBGA |
Body Size |
X |
E |
15.000 |
Y |
D |
15.000 |
Ball Pitch |
X |
eE |
0.500 |
Y |
eD |
0.500 |
仕様
入出力インターフェイス
Video I/O IF |
8bit パラレル×2 (YC separation) |
Audio I/O IF |
I2S シリアル×2 (ステレオ 2ch)×2 |
Stream IF |
8bit パラレル |
Host CPU IF |
16bit パラレル |
LSI 仕様
消費電力 |
1W |
供給電圧 |
ASICcore・DDR I/O : 1.2V、DDRcore : 1.8V ASIC I/O : (1.8V、2.5V、3.3V) |
動作周波数 |
Max. 200MHz |
動作温度 |
Ta = 0~80℃ |
パッケージ |
LFBGA type SiP(ASIC+Mobile DDR×2 embedded) 15mm×15mm 571pin 0.5mmピッチ |
外付メモリ |
M-SDRAM 16bit×4Mbit |
エンコード仕様
デコード仕様